當前位置: 首頁 > 專利查詢>清華大學專利>正文

基于具有滯回特性器件的靜態存儲器制造技術

技術編號:22503389 閱讀:8 留言:0更新日期:2019-11-09 02:58
本發明專利技術公開了一種基于具有滯回特性器件的靜態存儲器的單元電路及陣列電路。單元電路包括:信息存儲模塊、寫操作模塊和讀操作模塊,其中,信息存儲模塊由具有滯回特性的器件組成,以利用滯回特性的狀態存儲信息,并包括寫操作端和讀操作端,且所存儲的信息在沒有外部能量輸入的情況下,允許發生改變;寫操作模塊與寫操作端連接,以對信息存儲模塊內存儲的信息進行寫操作,且在不改變存儲的信息時,通過對寫操作端的持續控制避免存儲的信息發生改變;讀操作模塊與讀操作端連接,以對信息存儲模塊內的狀態存儲信息進行讀操作。該發明專利技術具有高集成度、高耐久度的優點,是一類可以實現在低電壓下維持數據從而極大降低功耗、提高存儲密度的存儲器。

Static memory based on devices with hysteresis characteristics

The invention discloses a unit circuit and an array circuit based on a static memory with a hysteresis characteristic device. The unit circuit includes: information storage module, write operation module and read operation module, wherein, the information storage module is composed of devices with hysteresis characteristics to store information using the state of hysteresis characteristics, including write operation terminal and read operation terminal, and the stored information is allowed to change without external energy input; the write operation module is connected with the write operation terminal In order to write the information stored in the information storage module, and when the stored information is not changed, the continuous control of the write operation terminal can avoid the change of the stored information; the read operation module is connected with the read operation terminal to read the status storage information in the information storage module. The invention has the advantages of high integration and high durability, and is a kind of memory which can maintain data under low voltage, thus greatly reducing power consumption and improving storage density.

【技術實現步驟摘要】
基于具有滯回特性器件的靜態存儲器
本專利技術涉及低功耗存儲設計以及高集成度靜態存儲設計
,特別涉及一種基于具有滯回特性器件的靜態存儲器。
技術介紹
隨著人工智能以及大數據的興起,數據的處理量日益增加。大量的數據需要高性能存儲器的支持。一個存儲器性能的好壞由其存儲容量、讀寫速度、功耗等因素的決定,其中任何一項性能的不足都會嚴重降低系統的性能。SRAM(StaticRandomAccessMemory,靜態隨機存取存儲器)是一種具有特殊結構的隨機存取存儲器,與DRAM(DynamicRandomAccessMemory,動態隨機存取存儲器)相比,SRAM不需要刷新電路,只要保存通電,SRAM內存儲的數據就不會丟失,因此SRAM也具有讀寫速度快、靜態功耗低等優勢,也被廣泛運用于高速緩存(cache)。然而,SRAM也有其自身難以克服的缺陷,因為SRAM單元電路需要的晶體管數目更多,所以存儲相同量的信息,SRAM所需的體積比DRAM更大,價格更加昂貴,運行消耗的能量也更大。低集成度也導致了SRAM目前無法作為容量較大的主存儲器。此外,在閑置情況下,SRAM還存在漏電問題。如今,隨著晶體管尺寸的減小,漏電變得越來越嚴重,所損失的能量也越來越多。SRAM屬于易失存儲(VolatileMemory),即當電源停止供電時,SRAM所存儲的數據會丟失。與之對應的非易失存儲器(Non-VolatileMemory)在電源停止供電后數據不會丟失。然而,非易失存儲器也存在諸多的不足,如操作復雜度、功耗、延時以及器件的耐久度等,限制了非易失存儲器的廣泛應用。
技術實現思路
本專利技術旨在至少在一定程度上解決相關技術中的技術問題之一。為此,本專利技術的一個目的在于提出一種基于具有滯回特性器件的靜態存儲器的單元電路,該靜態存儲器的單元電路是一類可以實現在低電壓下維持數據從而極大降低功耗、提高存儲密度的存儲器。本專利技術的另一個目的在于提出一種包括多個存儲單元的陣列電路。為達到上述目的,本專利技術一方面實施例提出了一種基于具有滯回特性器件的靜態存儲器的單元電路,包括:信息存儲模塊,所述信息存儲模塊由具有滯回特性的器件組成,以利用滯回特性的狀態存儲信息,所述信息存儲模塊包括寫操作端和讀操作端,且所述信息存儲模塊所存儲的信息在沒有外部能量輸入的情況下,允許發生改變;寫操作模塊,所述寫操作模塊與所述寫操作端連接,以對所述信息存儲模塊內存儲的信息進行寫操作,且在所述寫操作模塊不改變所述存儲的信息時,通過對所述寫操作端的持續控制確保所述存儲的信息不發生改變,且所述寫操作模塊在確保所述存儲的信息不發生變化的控制過程不需要預先獲取所述信息存儲模塊所存儲的信息狀態;讀操作模塊,所述讀操作模塊與所述讀操作端連接,以對所述信息存儲模塊內的狀態存儲信息進行讀操作。本專利技術實施例的基于具有滯回特性器件的靜態存儲器的單元電路,具有低電壓存儲數據的能力,且讀取速度快,具有高集成度、高耐久度的優點,并可以有效地改善SRAM在閑置狀態下的漏電問題,是一類可以實現在低電壓下維持數據從而極大降低功耗、提高存儲密度的存儲器。另外,根據本專利技術上述實施例的基于具有滯回特性器件的靜態存儲器的單元電路還可以具有以下附加的技術特征:進一步地,在本專利技術的一個實施例中,所述寫操作模塊與所述讀操作模塊獨立設置或者合并設置。進一步地,在本專利技術的一個實施例中,所述信息存儲模塊的寫操作端控制電壓以控制所述讀操作端的阻抗,其中,所述阻抗與相應電壓之間的關系具有滯回特性。為達到上述目的,本專利技術另一方面實施例提出了一種包括多個存儲單元的陣列電路,所述存儲單元至少有一個采用如上述實施例所述的基于具有滯回特性器件的靜態存儲器的單元電路。本專利技術實施例的包括多個存儲單元的陣列電路具有低電壓存儲數據的能力,且讀取速度快,具有高集成度、高耐久度的優點,并可以有效地改善SRAM在閑置狀態下的漏電問題,是一類可以實現在低電壓下維持數據從而極大降低功耗、提高存儲密度的存儲器。另外,根據本專利技術上述實施例的包括多個存儲單元的陣列電路還可以具有以下附加的技術特征:進一步地,在本專利技術的一個實施例中,所述多個存儲單元以多行多列形式排列,并且同一行內的存儲單元之間通過字線相連,同一列內的存儲單元之間通過位線相連,支持按行或按列進行信息的讀操作或者寫操作。進一步地,在本專利技術的一個實施例中,所述的具有滯回特性的器件為鐵電晶體管、反鐵電晶體管或納米機電繼電器,其中,鐵電晶體管、反鐵電晶體管或納米機電繼電器的柵極通過第一開關與寫位線相連,所述第一開關的控制信號與寫字線相連,所述鐵電晶體管、反鐵電晶體管或納米機電繼電器的漏極通過第二開關與讀位線相連,所述第二開關的控制信號與讀字線相連。進一步地,在本專利技術的一個實施例中,所述的第一開關與第二開關分別使用第一晶體管和第二晶體管實現,其中所述第一開關的輸入與輸出兩端分別與第一晶體管的源極和漏極兩端分別相連,所述第一開關的控制信號與第一晶體管的柵極相連,所述第二開關的輸入與輸出兩端分別與第二晶體管的源極和漏極兩端分別相連,所述第二開關的控制信號與第二晶體管的柵極相連。進一步地,在本專利技術的一個實施例中,所述的寫位線與讀位線通過電氣短接的方式連接在一起。進一步地,在本專利技術的一個實施例中,其中,進行數據維持操作時不改變所述信息存儲模塊所存儲的信息,持續控制所述寫字線的電壓以及所述第一開關送往信息存儲模塊的電壓,使所述鐵電晶體管、反鐵電晶體管或納米機電繼電器處于滯回特性的滯回窗口區間內,從而避免所存儲的信息發生變化;進行寫操作時,所述寫字線驅動所述第一開關使其導通,通過控制所述寫位線的電壓控制所述鐵電晶體管、反鐵電晶體管或納米機電繼電器的柵極電壓,以改變所述鐵電晶體管、反鐵電晶體管或納米機電繼電器的滯回特性所處的狀態;進行讀操作時,所述讀字線驅動所述第二開關使其導通,以通過所述鐵電晶體管、反鐵電晶體管或納米機電繼電器的阻抗特性獲取所存儲的信息。本專利技術附加的方面和優點將在下面的描述中部分給出,部分將從下面的描述中變得明顯,或通過本專利技術的實踐了解到。附圖說明本專利技術上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解,其中:圖1為根據本專利技術實施例的基于具有滯回特性器件的靜態存儲器的單元電路的結構示意圖;圖2為根據本專利技術實施例的具體滯回特性、耐久度很高的三端口器件的實例示意圖;圖3為根據本專利技術一個具體實施例的存儲陣列的結構示意圖;圖4為根據本專利技術實施例的數據維持操作的具體實現方式示意圖;圖5為根據本專利技術實施例的寫操作的具體實現方式示意圖;圖6為根據本專利技術實施例的讀操作的具體實現方式示意圖;圖7為根據本專利技術實施例的包括多個存儲單元的陣列電路的結構示意圖。具體實施方式下面詳細描述本專利技術的實施例,所述實施例的示例在附圖中示出,其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的,旨在用于解釋本專利技術,而不能理解為對本專利技術的限制。下面參照附圖描述根據本專利技術實施例提出的基于具有滯回特性器件的靜態存儲器的單元電路及陣列電路,首先將參照附圖描述根據本專利技術實施例提出的基于具有滯回特性器件的靜態存儲器的單元電路。圖1是本專利技術一個實施例的基于具有滯回特本文檔來自技高網...

【技術保護點】
1.一種基于具有滯回特性器件的靜態存儲器的單元電路,其特征在于,包括:信息存儲模塊,所述信息存儲模塊由具有滯回特性的器件組成,以利用滯回特性的狀態存儲信息,所述信息存儲模塊包括寫操作端和讀操作端,且所述信息存儲模塊所存儲的信息在沒有外部能量輸入的情況下,允許發生改變;寫操作模塊,所述寫操作模塊與所述寫操作端連接,以對所述信息存儲模塊內存儲的信息進行寫操作,且在所述寫操作模塊不改變所述存儲的信息時,通過對所述寫操作端的持續控制確保所述存儲的信息不發生改變,且所述寫操作模塊在確保所述存儲的信息不發生變化的控制過程不需要預先獲取所述信息存儲模塊所存儲的信息狀態;以及讀操作模塊,所述讀操作模塊與所述讀操作端連接,以對所述信息存儲模塊內的狀態存儲信息進行讀操作。

【技術特征摘要】
1.一種基于具有滯回特性器件的靜態存儲器的單元電路,其特征在于,包括:信息存儲模塊,所述信息存儲模塊由具有滯回特性的器件組成,以利用滯回特性的狀態存儲信息,所述信息存儲模塊包括寫操作端和讀操作端,且所述信息存儲模塊所存儲的信息在沒有外部能量輸入的情況下,允許發生改變;寫操作模塊,所述寫操作模塊與所述寫操作端連接,以對所述信息存儲模塊內存儲的信息進行寫操作,且在所述寫操作模塊不改變所述存儲的信息時,通過對所述寫操作端的持續控制確保所述存儲的信息不發生改變,且所述寫操作模塊在確保所述存儲的信息不發生變化的控制過程不需要預先獲取所述信息存儲模塊所存儲的信息狀態;以及讀操作模塊,所述讀操作模塊與所述讀操作端連接,以對所述信息存儲模塊內的狀態存儲信息進行讀操作。2.根據權利要求1所述的靜態存儲器的單元電路,其特征在于,所述寫操作模塊與所述讀操作模塊獨立設置或者合并設置。3.根據權利要求1所述的靜態存儲器的單元電路,其特征在于,所述信息存儲模塊的寫操作端控制電壓以控制所述讀操作端的阻抗,其中,所述阻抗與相應電壓之間的關系具有滯回特性。4.一種包括多個存儲單元的陣列電路,其特征在于,所述存儲單元至少有一個采用如權利要求1-3任一項所述的基于具有滯回特性器件的靜態存儲器的單元電路。5.根據權利要求4所述的包括多個存儲單元的陣列電路,其特征在于,所述多個存儲單元以多行多列形式排列,并且同一行內的存儲單元之間通過字線相連,同一列內的存儲單元之間通過位線相連,支持按行或按列進行信息的讀操作或者寫操作。6.根據權利要求4所述的包括多個存儲單元的陣列電路,其特征在于,所述的具有滯回特性的...

【專利技術屬性】
技術研發人員:李學清鐘宏濤楊華中
申請(專利權)人:清華大學
類型:發明
國別省市:北京,11

網友詢問留言 已有0條評論
  • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

1
11选五全天人工计划